PCT WELTORGANISATION FÜR GEISTIGES EIGENTUM
Internationales Büro
INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) WO 99/44238

(51) Internationale Patentklassifikation 6:

H01L 27/115, 21/8247, 29/788, G11C 16/04

(11) Internationale Veröffentlichungsnummer:

MC, NL, PT, SE).

(43) Internationales Veröffentlichungsdatum:

Veröffentlicht

2. September 1999 (02.09.99)

(21) Internationales Aktenzeichen:

PCT/DE99/00417

A1

(22) Internationales Anmeldedatum: 15. Februar 1999 (15.02.99)

(30) Prioritätsdaten:

198 08 527.3

27. Februar 1998 (27.02.98)

DE

Mit internationalem Recherchenbericht.

Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist; Veröffentlichung wird wiederholt falls Anderungen eintreffen.

(81) Bestimmungsstaaten: JP, KR, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU,

D-80333 München (DE).

(72) Erfinder; und (75) Erfinder/Anmelder (nur für US): WILLER, Josef [DE/DE]; Friedrich-Fröbel-Strasse 62, D-85521 Riemerling (DE). HOFMANN, Franz [DE/DE]; Herbergstrasse 25 B, D-80995 München (DE).

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2,


AKTIENGE-SIEMENS (74) Gemeinsamer Vertreter: SELLSCHAFT; Postfach 22 16 34, D-80506 München (DE).

(54) Title: ELECTRICALLY PROGRAMMABLE MEMORY CELL ARRANGEMENT AND METHOD FOR PRODUCING THE SAME

(54) Bezeichnung: ELEKTRISCH PROGRAMMIERBARE SPEICHERZELLENANORDNUNG UND VERFAHREN ZU DEREN HER-**STELLUNG**

(57) Abstract

A memory cell comprises a planar transistor whose channel area (Ka) is located on a floor of an indentation (V) in a substrate (1). A floating gate electrode (Gf) of said transistor is adjacent at the bottom of the indentation (V), which is provided with a first dielectric (D1), and is situated at the sides of the indentation (V). The floating gate electrode (Gf) has a greater area than the channel area (Ka) so that the capacitance created by control gate electrode (Gk) mounted



and the floating gate electrode (Gf) is greater than the capacitance created by the floating gate electrode (Gf) and the channel area (Ka). Two source/drain (S/D) areas of the transistor are also adjacent to the sides of the indentation (V). Insulation (I) which is thicker than the first dielectric (D1) separates the floating gate electrode (Gf) from the source/drain (S/D) areas so that the source/drain (S/D) areas do not contribute to the coupling ratio.

Best Available Copy

ENSDOCID: WO 9944238A1 | >

(57) Zusammenfassung

Eine Speicherzelle umfaßt einen planaren Transistor, dessen Kanalgebiet (Ka) an einem Boden einer Vertiefung (V) in einem Substrat (1) angeordnet ist. Eine Floating-Gateelektrode (Gf) des Transistors grenzt an den mit einem ersten Dielektrikum (D1) versehenen Boden der Vertiefung (V) an und ist an Flanken der Vertiefung (V) angeordnet. Da die Floating-Gateelektrode (Gf) eine größere Fläche als das Kanalgebiet (Ka) aufweist, ist eine Kapazität, die durch eine auf der Floating-Gateelektrode (Gf) aufgebrachten Kontroll-Gateelektrode (Gk) und die Floating-Gateelektrode (Gf) gebildet wird, größer als eine Kapazität, die durch die Floating-Gateelektrode (Gf) und das Kanalgebiet (Ka) gebildet wird. Zwei Source/Drain-Gebiete (S/D) des Transistors grenzen ebenfalls an die Flanken der Vertiefung (V) an. (S/D), so daß die Source/Drain-Gebiete (S/D) nicht zum Koppelverhältnis beitragen.

LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL AM AT AU AZ BA BB BE BF BG BJ BR CA CF CG CH CN CN CU CZ DE DK EE	Albanien Armenien Österreich Australien Aserbaidschan Bosnien-Herzegowina Barbados Belgien Burkina Faso Bulgarien Benin Brasilien Belarus Kanada Zentralafrikanische Republik Kongo Schweiz Cöte d'Ivoire Kamerun China Kuba Tschechische Republik Deutschland Dänemark Estland	ES FI FR GA GB GE GN GR HU IE IL IS IT JP KE KG KP LC LL LK LR	Spanien Finnland Frankreich Gabun Vereinigtes Königreich Georgien Ghana Guinea Griechenland Ungarn Irland Israel Island Italien Japan Kenia Kirg isistan Demokratische Volksrepublik Korea Republik Korea Kasachstan St. Lucia Liechtenstein Sri Lanka Liberia	LS LT LU LV MC MD MG MK MN MR NN NE NL NO NZ PL PT RO RU SD SE SG	Lesotho Litauen Luxemburg Lettland Monaco Republik Moldau Madagaskar Die ehemalige jugoslawische Republik Mazedonien Mali Mongolei Mauretanien Malawi Mexiko Niger Niederlande Norwegen Neuseeland Polen Portugal Rumånien Russische Föderation Sudan Schweden Singapur	SI SK SN SZ TD TG TJ TM TR TT UA UG US VN YU ZW	Slowenien Slowakei Senegal Swasiland Tschad Togo Tadschikistan Turkmenistan Turkmenistan Turkei Trinidad und Tobago Ukraine Uganda Vereinigte Staaten von Amerika Usbekistan Vietnam Jugoslawien Zimbabwe
--	---	--	--	---	---	--	---

Beschreibung

Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung.

5

Die Erfindung betrifft eine elektrisch programmierbare Speicherzellenanordnung und ein Verfahren zu deren Herstellung.

Bei elektrisch programmierbaren Speichern auf Halbleiter10 basis, sogenannten EEPROM's, wird die Information in Form von
mindestens zwei unterschiedlichen Einsatzspannungen von Transistoren gespeichert. Zum Auslesen einer Information eines
der Transistoren, wird an eine Kontroll-Gateelektrode des
Transistors eine Spannung angelegt, die zwischen den zwei
15 Einsatzspannungen liegt. Je nach dem, ob ein Strom durch den
Transistor fließt oder nicht, werden die logischen Werte 0
oder 1 ausgelesen.

Durch eine Floating-Gateelektrode, die elektrisch isoliert

20 und zwischen der Kontroll-Gateelektrode und einem Kanalgebiet
des Transistors angeordnet ist, kann die Einsatzspannung des
Transistors eingestellt werden. Dazu wird ein Spannungsabfall
zwischen der Kontroll-Gateelektrode und dem Kanalgebiet oder
einem Source/Drain-Gebiet des Transistors erzeugt, der ein

Tunneln von Elektronen in die oder aus der FloatingGateelektrode bewirkt. Eine unterschiedliche Ladung der Floatingting-Gateelektrode führt zu unterschiedlichen Einsatzspannungen des Transistors.

Der Name der Floating-Gateelektrode rührt daher, daß sie nicht an ein Potential angeschlossen ist, d.h. "floatet". Der Name der Kontroll-Gateelektrode rührt daher, daß sie sowohl die Programmierung steuert, als auch zum Auslesen der Information dient.

In der VLSI-Technologie wird eine Erhöhung der Packungsdichte von Schaltungsanordnungen angestrebt, um Prozeßkosten zu senken und Schaltungsgeschwindigkeiten zu erhöhen.

Um Kurzkanaleffekte bei hoher Packungsdichte zu vermeiden, wird in US 5 486 714 eine elektrisch programmierbare Speicherzellenanordnung vorgeschlagen, bei der Source/Drain-Gebiete eines Transistors, der als Speicherzelle wirkt, an oberen Teilen von zwei sich gegenüberliegenden Flanken einer Vertiefung angeordnet werden. Ein Kanalgebiet des Transistors 10 ist u-förmig und verläuft entlang der zwei Flanken und entlang eines Bodens der Vertiefung. Durch diese Anordnung wird bei hoher Packungsdichte eine große Kanallänge erzielt. Eine Floating-Gateelektrode grenzt an vier Flanken und an den Boden der Vertiefung an. Im Bereich des Kanalgebiets ist die 15 Vertiefung mit einem thermisch gewachsenen Gateoxid versehen. Zur Verkleinerung der Kapazität, die durch die Floating-Gateelektrode und das Kanalgebiet gebildet wird, ist das Gateoxid an den zwei Flanken der Vertiefung etwas dicker als am Boden der Vertiefung. Beim Löschen der Information tunneln 20 Elektronen nur am Boden der Vertiefung. Über der Floating-Gateelektrode ist eine Kontroll-Gateelektrode angeordnet, die durch ein zweites Dielektrikum von der Floating-Gateelektrode getrennt wird. Die Kontroll-Gateelektrode ist Teil einer Wortleitung, die senkrecht zu einer Verbindungslinie zwischen 25 den Source/Drain-Gebieten verläuft. Die Floating-Gateelektrode überlappt außerhalb der Vertiefung die Oberfläche des Substrats. Eines der Source/Drain-Gebiete ist über einen Kontakt mit einer Bitleitung verbunden. Nachteilig ist, daß aufgrund des teilweise dicken Gateoxids nur ein sehr ge-30 ringer Lesestrom zur Verfügung`steht.

Eine weitere Speicherzellenanordnung ist in US 5 392 237 beschrieben. Hier ist die Floating-Gateelektrode ebenfalls in
einer Vertiefung angeordnet und grenzt an vier Flanken der
Vertiefung an. An den zwei Flanken, an denen die Source/Drain-Gebiete nicht angeordnet sind, sind isolierende



30

35

Strukturen angeordnet. Das Gateoxid weist eine gleichförmige Dicke auf. Das Source-Gebiet umfaßt einen ersten Teil und einen zweiten Teil. Der erste Teil ist unterhalb des zweiten Teils angeordnet und weist eine kleinere Dotierstoffkonzentration als der zweite Teil auf. Der erste Teil grenzt an das Kanalgebiet an. Der erste Teil und der zweite Teil grenzen an eine Flanke der Vertiefung an.

In US 5 567 635 wird eine elektrisch programmierbare Speicherzellenanordnung beschrieben, bei der eine Speicherzelle 10 einen MOS-FET, eine Floating-Gateelektrode und eine Kontroll-Gateelektrode umfaßt. Die Floating-Gateelektrode ist an vier Flanken und einem Boden einer Vertiefung angeordnet. An zwei sich gegenüberliegenden Flanken der Vertiefung grenzen zwei Source/Drain-Gebiete des MOS-FET an. An die übrigen zwei 15 Flanken der Vertiefung grenzen isolierende Strukturen an. Ein Kanalgebiet ist am Boden der Vertiefung angeordnet. Der MOS-FET ist ein planarer Transistor. Die Floating-Gateelektrode wird durch ein erstes Dielektrikum von dem MOS-FET elektrisch isoliert. Das erste Dielektrikum ist an den zwei Flanken, an 20 die die Source/Drain-Gebiete angrenzen, dünner als am Boden der Vertiefung. Ein Tunneln von Elektronen erfolgt nur an den zwei Flanken der Vertiefung. Die Floating-Gateelektrode wirkt als Gateelektrode des MOS-FET. Die Kontroll-Gateelektrode ist Teil einer Wortleitung, die parallel zu einer Verbindungsli 25 nie zwischen den zwei Source/Drain-Gebieten verläuft.

In JP 1-115164 wird eine elektrisch programmierbare Speicherzellenanordnung beschrieben, bei der Source/Drain-Gebiete eines Transistors an Flanken einer Vertiefung angrenzen. Die Flanken und ein Boden der Vertiefung sind mit einem ersten Dielektrikum versehen. An das erste Dielektrikum grenzt eine Floating-Gateelektrode, auf der ein zweites Dielektrikum und eine Kontroll-Gateelektrode angeordnet sind. Beim Schreiben und Auslesen von Information tunneln Elektronen an oberen und an unteren Kanten der Vertiefung zwischen der Floating-Gateelektrode und den Source/Drain-Gebieten des Transistors.

ISOCCID: <WO_____9944238A1_L>

Das Koppelverhältnis ist das Verhältnis zwischen einer Kapazität, die durch eine Kontroll-Gateelektrode und einer Floating-Gateelektrode gebildet wird, und einer Kapazität, die durch die Floating-Gateelektrode und ein Kanalgebiet sowie Source/Drain-Gebiete eines Transistors, also durch die Floating-Gateelektrode und das Substrat, gebildet wird. Das Koppelverhältnis sollte möglichst groß sein, damit das Tunneln schon bei niedrigen Betriebsspannungen ausgelöst werden kann.

10

15

Der Erfindung liegt das Problem zugrunde, eine elektrisch programmierbare Speicherzellenanordnung anzugeben, die im Vergleich zum Stand der Technik ein großes Koppelverhältnis aufweist und trotzdem mit hoher Packungsdichte herstellbar ist. Ferner soll ein Verfahren zur Herstellung einer solchen elektrisch programmierbaren Speicherzellenanordnung angegeben werden.

Dieses Problem wird gelöst durch eine elektrisch programmier-20 bare Speicherzellenanordnung nach Anspruch 1 und durch ein Verfahren zu deren Herstellung nach Anspruch 9. Weitere Ausgestaltungen der Erfindung gehen aus den übrigen Ansprüchen hervor.

25 Bei einer erfindungsgemäßen elektrisch programmierbaren Speicherzellenanordnung umfaßt ein Substrat Speicherzellen mit jeweils einem planaren Transistor. Ein Kanalgebiet des Transistors ist im Substrat an mindestens einem Teil eines Bodens einer Vertiefung, der mit einem ersten Dielektrikum versehen ist, angeordnet. Vorzugsweise grenzt das Kanalgebiet an den 30 gesamten Boden der Vertiefung an. Der Boden der Vertiefung ist im Bereich des Kanalgebiets mit einem ersten Dielektrikum versehen. An das Kanalgebiet grenzen zwei Source/Drain-Gebiete des Transistors an, wobei ein zu einer Oberfläche des Substrats paralleler Querschnitt durch das Kanalgebiet die 35 zwei Source/Drain-Gebiete schneidet. Dieser Querschnitt verläuft in der Nähe des Bodens der Vertiefung. Teile der zwei

Source/Drain-Gebiete sind also in derselben Höhe wie das Kanalgebiet angeordnet. Eine Floating-Gateelektrode des Transistors grenzt an das erste Dielektrikum an und ist teilweise an mindestens zwei sich gegenüberliegende Flanken der Vertiefung angeordnet. Die Vertiefung wird durch die Floating-5 Gateelektrode verengt, aber nicht ausgefüllt. Über der Floating-Gateelektrode ist eine Kontroll-Gateelektrode angeordnet, die durch ein zweites Dielektrikum von der Floating-Gateelektrode isoliert ist. Die Kontroll-Gateelektrode ist mit einer Wortleitung elektrisch verbunden. Die Dicke des er-10 sten Dielektrikums ist so bemessen, daß Elektronen beim Programmieren und beim Löschen der Speicherzelle durch sie tunneln können. Die Source/Drain-Gebiete grenzen an die zwei Flanken der Vertiefung an. Die zwei Source/Drain-Gebiete reichen also von der Oberfläche des Substrats bis in einen Be-15 reich des Bodens der Vertiefung. Die zwei Flanken der Vertiefung sind mit einer Isolation versehen, um eine Kapazität, die durch die Floating-Gateelektrode und die Source/Drain-Gebiete gebildet wird, zu vermeiden. Die Dicke der Isolation ist mindestens so bemessen, daß beim Programmieren kein Tun-20 neln von Elektronen durch die Isolation in oder aus der Floating-Gateelektrode erfolgt.

Eine Kapazität, die durch die Kontroll-Gateelektrode und die Floating-Gateelektrode gebildet wird, ist größer als eine Ka-25 pazität, die durch die Floating-Gateelektrode und das Kanalgebiet gebildet wird, da die Floating-Gateelektrode im Gegensatz zum Kanalgebiet auch an mindestens zwei Flanken der Vertiefung angeordnet ist, und somit eine Fläche zwischen der Kontroll-Gateelektrode und der Floating-Gateelektrode größer 30 ist als eine Fläche zwischen dem Kanalgebiet und der Floating-Gateelektrode. Eine Kapaziät zwischen der Floating-Gateelektrode und den Source/Drain-Gebieten ist vernachlssigbar. Die Source/Drain-Gebiete tragen nicht zum Koppelverhältnis bei. Das Koppelverhältnis ist folglich groß. Da die Ver-35 größerung in vertikaler Richtung erfolgt, kann eine hohe Pakkungsdichte realisiert werden.

BNSDOCID: <WO______8944238A1_L>

Zur Prozeßvereinfachung und zur Erhöhung der Packungsdichte ist es vorteilhaft, wenn Kontroll-Gateelektroden Wortleitungen bilden.

5

Die Vertiefung kann im Substrat oder in einer auf dem Substrat angeordneten Schicht erzeugt werden. Sie kann auch teilweise in einer Schicht und im Substrat erzeugt werden.

Die Isolation ist beispielsweise spacerförmig und kann durch Abscheiden und Rückätzen von isolierendem Material erzeugt werden. Die Dicke der Isolation beträgt z. B. 30 nm.

Um die Herstellung möglichst kompatibel zur Herstellung von 15 herkömmlichen planaren Transistoren zu machen, ist es vorteilhaft, wenn die Vertiefung im Substrat erzeugt wird.

Um eine Kapazität, die durch die Wortleitung und jeweils eines der zwei Source/Drain-Gebiete gebildet wird, zu vermeiden, sind die zwei Source/Drain-Gebiete vorzugsweise so angeordnet, daß keine Verbindungslinie zwischen ihnen parallel zum Verlauf der Wortleitung ist und der Stromfluß zwischen ihnen quer zur Wortleitung verläuft. Das heißt, daß die Wortleitung im wesentlichen parallel zu Schnittlinien, die durch die Oberfläche des Substrats und die zwei Flanken der Vertiefung gebildet werden, verläuft. Aus demselben Grund ist es vorteilhaft, wenn die Wortleitung die zwei Source/Drain-Gebieten angeordnet ist.

30

35

Die zwei Source/Drain-Gebiete können durch Implantation der Oberfläche des Substrats erzeugt werden. Alternativ wird als Teil des Substrats eine in situ epitaktisch aufgewachsene Schicht erzeugt und strukturiert. Eine weitere Möglichkeit besteht darin, Dotierstoff aus einer Dotierstoffquelle in das Substrat zu diffundieren.

BNSDOCID: <WO_____9944238A1_I_

PCT/DE99/00417 WO 99/44238

Die Vertiefung kann ein Graben sein, dessen Länge größer ist als seine Breite. In diesem Fall sind im Graben mehrere Floating-Gateelektroden verschiedener Transistoren angeordnet.

7

Zur Erhöhung der Kapazität zwischen der Kontroll-5 Gateelektrode und der Floating-Gateelektrode ist es vorteilhaft, wenn die Vertiefung lochartig ist und z.B. zwei weitere Flanken aufweist, an die die Floating-Gateelektrode ebenfalls angrenzt. Dadurch vergrößert sich die Fläche zwischen der Floating-Gateelektrode und der Kontroll-Gateelektrode im Ver-10 gleich zur Fläche zwischen Floating-Gateelektrode und dem Kanalgebiet noch mehr. Das Koppelverhältnis erhöht sich.

Um zu verhindern, daß sich zwischen entlang der Wortleitung benachbarten Source/Drain-Gebieten verschiedener Transistoren 15 aufgrund der Wortleitung ein Kanalstrom ausbildet, ist es vorteilhaft, zwischen entlang der Wortleitung benachbarten Vertiefungen erste isolierende Strukturen anzuordnen. In diesem Fall ist die Vertiefung zwischen zwei der ersten isolierenden Strukturen angeordnet, die die zwei weiteren Flanken 20 der Vertiefung bilden. Die Wortleitung überlappt die ersten isolierenden Strukturen und eine Verbindungslinie zwischen den zwei ersten isolierenden Strukturen verläuft parallel zu ihr.

25

Die ersten isolierenden Strukturen können beispielsweise erzeugt werden, indem vor Erzeugung der Vertiefung im wesentlichen parallel zueinander verlaufende Gräben erzeugt werden, die mit isolierendem Material aufgefüllt werden. Die ersten isolierenden Strukturen füllen die Gräben auf. Durch maskiertes Ätzen können dann die Vertiefungen zwischen den Gräben erzeugt werden. Um zu gewährleisten, daß die zwei weiteren Flanken der Vertiefung durch die ersten isolierenden Strukturen gebildet werden, ist es vorteilhaft, wenn beim maskierten Ätzen eine streifenförmige Maske verwendet wird, deren Streifen quer zu den Gräben verlaufen. Alternativ bedeckt die Mas-

ASSESSED AND AND ADDRESS OF THE PARTY OF THE

30

ke nur jene Bereiche des Substrats nicht, in denen die Vertiefungen erzeugt werden.

Eine andere Möglichkeit die ersten isolierenden Strukturen zu erzeugen, besteht darin, die Vertiefungen durch teilweises Entfernen vom isolierenden Material in den Gräben zu erzeugen. In diesem Fall sind die ersten isolierenden Strukturen säulenförmig.

Die Floating-Gateelektrode wird durch Strukturierung einer leitenden ersten Schicht, die die Vertiefung verengt, aber nicht ausfüllt, erzeugt.

Es ist vorteilhaft, wenn die Floating-Gateelektrode nicht nennenswert aus der Vertiefung herausragt. In diesem Fall 15 kann zur Strukturierung der leitenden ersten Schicht die leitende erste Schicht planarisiert werden, bis außerhalb der Vertiefung befindliche Teile der leitenden ersten Schicht entfernt wurden. Auf diese Weise ist für die Erzeugung der Floating-Gateelektrode keine Maske erforderlich, was den Pro-20 zeß vereinfacht. Zum Planarisieren der leitenden ersten Schicht kann Planarisierungsmaterial abgeschieden werden, das gleichzeitig mit der leitenden ersten Schicht planarisiert wird. Nachdem die außerhalb der Vertiefung befindlichen Teile der leitenden ersten Schicht entfernt werden, kann übrigblei-25 bendes Planarisierungsmaterial entfernt werden.

Zur Vermeidung von Kurzkanaleffekten ist es vorteilhaft, wenn die zwei Source/Drain-Gebiete jeweils einen ersten Teil und einen daran angrenzenden zweiten Teil umfassen. Erste Teile der zwei Source/Drain-Gebiete sind jeweils an eine der zwei Flanken der Vertiefung und angrenzend an das Kanalgebiet angeordnet und weisen eine niedrigere Dotierstoffkonzentration als zweite Teile der Source/Drain-Gebiete auf, die weder an die Flanken der Vertiefung noch an das Kanalgebiet angrenzen.

Die zweiten Teile der Source/Drain-Gebiete können durch Implantation mit Hilfe einer Maske erzeugt werden. Zur Prozeßvereinfachung ist es vorteilhaft, wenn die Maske aus der Wortleitung und aus entlang der Wortleitung angrenzenden Spacer besteht. Die Spacer können ohne großen Aufwand erzeugt werden, indem nach Erzeugung der Wortleitung Material abgeschieden und rückgeätzt wird.

Die Spacer können entfernt oder stehengelassen werden. Werden die Spacer stehengelassen, so ist es vorteilhaft, wenn die 10 Spacer aus isolierendem Material erzeugt werden, da dadurch eine Kapazität zwischen der Wortleitung und den zwei Source/Drain-Gebieten vermieden wird.

Um die Herstellung möglichst kompatibel zur Herstellung von 15 herkömmlichen planaren Transistoren zu machen, ist es vorteilhaft, wenn die ersten Teile der zwei Source/Drain-Gebiete durch Implantation erzeugt werden, wobei die Wortleitung als Maske dient. In diesem Fall werden die Spacer erst nach Erzeugung der ersten Teile der zwei Source/Drain-Gebiete er-20 zeugt.

Die ersten Teile der Source/Drain-Gebiete können auch vor Erzeugung der Vertiefung erzeugt werden. Beispielsweise entstehen sie aus einer dotierten Schicht des Substrats, die durch die Vertiefung und die ersten isolierenden Strukturen strukturiert wird.

Quer zur Wortleitung verläuft eine Bitleitung. Entlang der Bitleitung benachbarte Transistoren können in Reihe (NAND-Architektur) oder parallel (NOR-Architektur) geschaltet sein. Sind die besagten Transistoren in Reihe geschaltet, so bilden sie die Bitleitung. Sind die besagten Transistoren parallel zueinander geschaltet, so ist jeweils ein Source/Drain-Gebiet dieser Transistoren mit der Bitleitung verbunden. Die Verbin-35 dung geschieht beispielsweise über einen Kontakt.

9944238A1 | >

25

In beiden Fällen ist es zur Erhöhung der Packungsdichte vorteilhaft, wenn jeweils zwei der entlang der Bitleitung zueinander benachbarten Transistoren ein gemeinsames Source/Drain-Gebiet aufweisen.

5

10

Es ist vorteilhaft, wenn in dem Substrat eine Peripherie der Speicherzellenanordnung angeordnet ist, die planare Transistoren und/oder planare Hochvolt-Transistoren umfaßt. Hochvolt-Transistoren werden mit hohen Spannungen, z.B. 18 Volt, betrieben und benötigen große Kanallängen. Die Hochvolt-Transistoren schalten z.B. Programmierspannungen, die höher als die Lesespannung sind. Sie dienen zum Schreiben oder Löschen der Speicherzellen.

- Zur Prozeßvereinfachung ist es vorteilhaft, wenn die planaren Transistoren und die planaren Hochvolt-Transistoren der Peripherie gleichzeitig mit den Transistoren der Speicherzellen erzeugt werden.
- Beispielsweise können die ersten isolierenden Strukturen zusammen mit zweiten isolierenden Strukturen der Transistoren
 der Peripherie und mit dritten isolierenden Strukturen der
 Hochvolt-Transistoren der Peripherie erzeugt werden. Die
 zweiten isolierenden Strukturen umgeben jeweils einen der
 Transistoren der Peripherie. Die dritten isolierenden Strukturen umgeben jeweils einen der Hochvolt-Transistoren der Peripherie.
- Des weiteren kann nach Erzeugung eines Gatedielektrikums des
 Transistors der Peripherie und eines Gatedielektrikums des
 Hochvolt-Transistors der Peripherie eine zweite Schicht aufgebracht und strukturiert werden, wodurch gleichzeitig die
 Kontroll-Gateelektrode als Teil der Wortleitung, eine Gateelektrode des Transistors der Peripherie und eine Gateelektrode des Hochvolt-Transistors der Peripherie entstehen.

Die ersten Teile der zwei Source/Drain-Gebiete des Transistors der Speicherzelle, erste Teile von Source/Drain-Gebieten des Transistors der Peripherie und erste Teile von Source/Drain-Gebieten des Hochvolt-Transistors der Peripherie können gleichzeitig durch Implantation erzeugt werden, wobei die Wortleitung, die Gateelektrode des Transistors der Peripherie und die Gateelektrode des Hochvolt-Transistors der Peripherie als Masken wirken, wie es im herkömmlichen Verfahren zur Erzeugung von planaren Transistoren üblich ist. Sämtliche erste Teile der Source/Drain-Gebiete sind niedriger dotiert als zweite Teile der Source/Drain-Gebiete. Die ersten Teile grenzen an zugehörige Kanalgebiete an, wodurch Kurzkanaleffekte unterdrückt werden.

Die zweiten Teile der zwei Source/Drain-Gebiete des Transi-15 stors der Speicherzelle, zweite Teile der Source/Drain-Gebiete des Transistors der Peripherie und zweite Teile der Source/Drain-Gebiete des Hochvolt-Transistors der Peripherie können gleichzeitig erzeugt werden, wobei die Spacer und weitere Spacer, die gleichzeitig mit den Spacern an Flanken der 20 Gateelektrode des Transistors der Peripherie und der Gateelektrode des Hochvolt-Transistors der Peripherie erzeugt werden, als Maske wirken. Da beim Hochvolt-Transistor Kurzkanaleffekte besonders kritisch sind, ist es vorteilhaft, dabei eine z.B. stegförmige Maske zu verwenden, die die Gateelek 25 trode des Hochvolt-Transistors, die zugehörigen Spacer und einen umgebenden Bereich bedeckt, um die ersten Teile der Source/Drain-Gebiete des Hochvolt-Transistors besonders groß zu gestalten.

Der Transistor der Speicherzelle, der Transistor der Peripherie und der Hochvolt-Transistor der Peripherie können n-Kanal- oder p-Kanal-Transistoren sein.

Im folgenden wird eine mögliche Betriebsweise der erfindungsgemäßen elektrisch programmierbaren Speicherzellen beschrieben.

BNSDOCID: <WO_____9944238A1_I_>

Im Fall der NOR-Architektur wird zum Schreiben des logischen Werts 1 auf einen Transistor die zugehörige Wortleitung auf eine Spannung von -12 Volt und die dazugehörige Bitleitung auf eine Spannung von 5 Volt gelegt. Die übrigen Wortleitun-5 gen und die übrigen Bitleitungen liegen auf 0 Volt. Aufgrund des Spannungsabfalls zwischen der Wortleitung, d.h. der Kontroll-Gateelektrode des Transistors und der Bitleitung, d.h. einem Source/Drain-Gebiet des Transistors, tunneln Elektronen durch das erste Dielektrikum von der Floating-Gateelektrode 10 in das Source/Drain-Gebiet. Beim Löschen liegt an der Bitleitung eine Spannung von 0 Volt an, während die Wortleitung auf 17 Volt gelegt wird, so daß Elektronen aus dem Kanalgebiet in die Floating-Gateelektrode tunneln können. Dies entspricht 15 dem logischen Wert 0.

Im Fall der NAND-Architektur wird der Transistor programmiert, indem an die Wortleitung eine Spannung von 17 Volt angelegt wird, während die Bitleitung auf 0 Volt bleibt. Damit entlang der Wortleitung benachbarte Transistoren nicht ebenfalls programmiert werden, können die benachbarten Bitleitungen auf eine Spannung von ca. 8 Volt gelegt werden. Das Löschen kann dadurch erfolgen, daß die Wortleitungen auf 0 Volt gelegt werden, während das Kanalgebiet über die Wanne auf ca. 16 Volt gelegt wird.

Zum Auslesen der Information des Transistors wird im Fall der NOR-Architektur die zugehörige Wortleitung auf eine Spannung von ca. 2,5 Volt gelegt, die zwischen den zwei möglichen Einsatzspannungen des Transistors, entsprechend den logischen Werten 0 oder 1, liegt. Über die Bitleitung wird bewertet, ob ein Strom durch den Transistor fließt oder nicht.

Im Fall der NAND-Architektur wird zum Auslesen der Information des Transistors die Wortleitung auf ca. 2,5 Volt gelegt, während die übrigen Wortleitungen auf ca. 5 Volt gelegt wer-

BNSDOCID: <WO______9944238A1_I_>

20

den. Dann wird bewertet, ob bei ca. 5 Volt an der Bitleitung ein Strom fließt oder nicht.

Im folgenden wird ein Ausführungsbeispiel der Erfindung, das 5 in den Figuren dargestellt ist, näher erläutert.

Figur 1a zeigt einen Ausschnitt aus einem Querschnitt durch ein Substrat im Bereich von Speicherzellen, nachdem eine erste Maske, erste isolierende Strukturen (in Figur 5d dargestellt), eine zweite isolierende Struktur (in Figur 1b dargestellt), eine dritte isolierende Struktur (in Figur 1c dargestellt), eine erste Wanne, eine zweite Wanne und eine dritte Wanne erzeugt wurden.

Figur 1b zeigt einen Ausschnitt aus einem Querschnitt durch das Substrat im Bereich einer Peripherie der Speicherzellenanordnung nach den Prozeßschritten aus Figur 1a.

- Figur 1c zeigt einen weiteren Ausschnitt aus einem Querschnitt durch das Substrat im Bereich der Peripherie nach den Prozeßschritten aus Figur 1a.
- 25 Figur 2 zeigt den Ausschnitt aus Figur 1a, nachdem Vertiefungen, eine Isolation, ein erstes Dielektrikum und eine leitende erste Schicht erzeugt wurden.
- Figur 3 zeigt den Ausschnitt aus Figur 2, nachdem eine Floa-30 ting-Gateelektrode und eine ONO-Schicht erzeugt wurden.
- Figur 4a zeigt den Ausschnitt aus Figur 3, nachdem die ONO-Schicht und die erste Maske im Bereich der Peripherie entfernt wurden und ein Gatedielektrikum eines Transistors der Peripherie, ein Gatedielektrikum

eines Hochvolt-Transistors der Peripherie und eine zweite Schicht erzeugt wurden.

- Figur 4b zeigt den Ausschnitt aus Figur 1b nach den Prozeßschritten aus Figur 4a.
 - Figur 4c zeigt den Ausschnitt aus Figur 1c nach den Prozeßschritten aus Figur 4a.
- Figur 5a zeigt den Ausschnitt aus Figur 4a, nachdem eine Kontroll-Gateelektrode, eine Gateelektrode des Transistors der Peripherie, eine Gateelektrode des Hochvolt-Transistors der Peripherie, erste Teile von Source/Drain-Gebieten von Transistoren von Speicherzellen, erste Teile von Source/Drain-Gebieten des Transistors der Peripherie, erste Teile der Source/Drain-Gebiete des Hochvolt-Transistors der Peripherie und ein Postoxid erzeugt wurden.
- 20 Figur 5b zeigt den Ausschnitt aus Figur 4b nach den Prozeßschritten aus Figur 5a.
 - Figur 5c zeigt den Ausschnitt aus Figur 4c nach den Prozeßschritten aus Figur 4c.
 - Figur 5d zeigt einen zum Querschnitt aus Figur 5a senkrechten Querschnitt durch das Substrat nach den Prozeßschritten aus Figur 5a.
- 30 Figur 6a zeigt den Ausschnitt aus Figur 5a, nachdem erste Spacer, zweite Spacer, dritte Spacer, zweite Teile der Source/Drain-Gebiete, zweite Teile der Source/Drain-Gebiete des Transistors der Peripherie, zweite Teile des Hochvolt-Transistors der Peripherie, leitende Strukturen, leitende Strukturen des Transistors der Peripherie und leitende Strukturen des Hochvolt-Transistors der Peripherie erzeugt

wurden. Ferner ist die Lage eines Stegs aus Fotolack dargestellt, der vor der Erzeugung der leitenden Strukturen entfernt wurde.

- 5 Figur 6b zeigt den Ausschnitt aus Figur 5b nach den Prozeßschritten aus Figur 6a.
 - Figur 6c zeigt den Querschnitt aus Figur 5c nach den Prozeßschritten aus Figur 6a.
- 10
 Figur 7a zeigt einen Ausschnitt aus einer Aufsicht auf eine
 Speicherzellenanordnung in NAND-Architektur.
- Figur 7b zeigt einen Ausschnitt aus einer Aufsicht auf eine Speicherzellenanordnung in NOR-Architektur.

Die Figuren sind nicht maßstabsgerecht.

Ausgangsmaterial ist ein p-dotiertes Substrat 1 aus Silizium. Zur Erzeugung einer ersten Maske M1 wird SiO2 in einer Dicke 20 von ca.20 nm abgeschieden und darüber Siliziumnitrid in einer Dicke von ca.40 nm abgeschieden und durch ein fotolithografisches Verfahren so strukturiert, daß die erste Maske Ml in einem ersten Bereich längliche rechteckige Gebiete nicht bedeckt und in einem zweiten Bereich ein Gebiet um einen zumer-25 zeugenden Transistor einer Peripherie einer Speicherzellenanordnung und ein Gebiet um einen zu erzeugenden Hochvolt-Transistor der Peripherie nicht bedeckt. Mit Hilfe der ersten Maske M1 wird Silizium ca. 250 nm tief geätzt. Als Ätzmittel ist z. B. HBr geeignet. Durch Abscheiden von SiO2 in einer 30 Dicke von ca. 300 nm und anschließendem chemisch-mechanischem Polieren, bis die erste Maske Ml freigelegt wird, entstehen im ersten Bereich erste isolierende Strukturen Il (vgl. Figur 5d) und im zweiten Bereich eine zweite isolierende Struktur I2 (vgl. Figur 1b) und eine dritte isolierende Struktur I3 35 (vgl. Figur 1c). Entlang einer in einer Oberfläche O des Substrats 1 verlaufenden y-Achse Y benachbarte erste isolierende

The Control of the Co

BNSDOCID: <WO_____9944238A1_I_>

BNSDOCID: <WO

Strukturen Il weisen in Richtung der y-Achse Y einen Abstand von ca. 200 nm voneinander auf. Eine zur y-Achse Y parallele Abmessung der ersten isolierenden Strukturen Il beträgt ca. 200 nm. Entlang einer in der Oberfläche O und senkrecht zur y-Achse Y verlaufenden x-Achse X benachbarte erste isolierende Strukturen Il weisen einen Abstand von ca. 200 nm voneinander auf. Eine zur x-Achse X parallele Abmessung der ersten isolierenden Strukturen I1 beträgt ca. 3200 nm. Endpunkte der entlang der y-Achse Y benachbarten ersten isolierenden Strukturen I1 sind entlang einer zur y-Achse Y parallelen Linie 10 angeordnet. Endpunkte der entlang der x-Achse X benachbarten ersten isolierenden Strukturen II sind entlang einer zur x-Achse X parallelen Linie angeordnet.

- Durch maskierte Implantationen mit p-dotierenden Ionen werden 15 im ersten Bereich eine ca. 400nm tiefe erste Wanne Wal und im zweiten Bereich eine zweite ca. 200 nm tiefe Wanne Wa2 und eine ca. 200 nm tiefe dritte Wanne Wa3 erzeugt. Die zweite Wanne Wa2 wird von der zweiten isolierenden Struktur I2 umgeben, und die dritte Wanne Wa3 wird von der dritten isolieren-20 den Struktur I3 umgeben (s. Figur 1a,b,c). Die Dotierstoffkonzentration der ersten Wanne Wal, der zweiten Wanne Wa2 und der dritten Wanne Wa3 beträgt ca. 10^{17} cm⁻³.
- Mit Hilfe einer zweiten Maske (nicht dargestellt), deren 25 Streifen parallel zur y-Achse Y verlaufen, werden im ersten Bereich des Substrats 1 zwischen den ersten isolierenden Strukturen I1 ca. 200 nm tiefe Vertiefungen V erzeugt. Als Ätzmittel ist z.B. HBr geeignet. Jede Vertiefung V grenzt mit zwei seiner Flanken an zwei zueinander benachbarte erste iso-30 lierende Strukturen I1 an. Eine zur x-Achse X parallele Abmessung der Vertiefungen V beträgt ca. 200 nm. Parallel zur x-Achse X benachbarte Vertiefungen V weisen einen Abstand von ca. 200 nm auf (s. Figur 2). 35

Zum Entfernen von Ätzrückständen wird ein ca. 10 nm dickes

Opferoxid (nicht dargestellt) thermisch aufgewachsen und anschließend mit z. B. HF wieder entfernt.

Zur Erzeugung einer Isolation I an den Flanken der Vertiefungen V wird in einem TEOS-Verfahren SiO₂ in einer Dicke von ca. 30 nm abgeschieden und rückgeätzt, bis die erste Maske M1 freigelegt wird (s. Figur 2). Die Isolation I ist spacerförmig und ist ca. 30 nm dick.

10 Anschließend wird durch thermische Oxidation ein ca. 8 nm dickes erstes Dielektrikum D1, das als Tunneloxid wirkt, an Böden der Vertiefungen V erzeugt (s. Figur 2).

Durch Abscheiden von in situ dotiertem Polysilizium wird eine 15 ca. 20 nm dicke leitende erste Schicht Ll erzeugt (s. Figur 2).

Anschließend wird Planarisierungs-Lack in einer Dicke von ca. 500 nm abgeschieden und durch chemisch-mechanisches Polieren planarisiert, bis die leitende erste Schicht L1 teilweise 20 freigelegt wird. Anschließend wird die leitende erste Schicht L1 zusammen mit dem Planarisierungs-Lack chemisch-mechanisch poliert, bis die erste Maske M1 freigelegt wird. Dadurch werden außerhalb der Vertiefung V liegende Teile der leitenden ersten Schicht L1 entfernt. Übrigbleibende Teile der leiten 25 den ersten Schicht L1 bedecken die vier Flanken und den Boden jeder Vertiefung V und bilden Floating-Gateelektroden Gf von Transistoren von Speicherzellen (s. Figur 3). Übrigbleibende Teile des Planarisierungs-Lacks werden entfernt. Mit z.B. Phosphorsäure wird Siliziumnitrid der ersten Maske M1 ent-30 fernt.

Zur Erzeugung einer ONO-Schicht ONO wird zunächst ca. 3 nm dickes thermisches SiO₂ aufgewachsen. Anschließend wird Sili-ziumnitrid in einer Dicke von ca. 10 nm abgeschieden und solange aufoxidiert, bis sich eine oxidäquivalente Dicke von ca. 15nm ergibt. Dadurch entsteht eine dreiteilige ONO-

Schicht ONO, bei der Siliziumnitrid zwischen Oxiden angeordnet ist (s. Figur 3). Durch ein fotolithografisches Verfahren wird die ONO-Schicht ONO im zweiten Bereich des Substrats 1 entfernt. Als Ätzmittel ist z.B. HF geeignet. Anschließend wird die erste Maske M1 im zweiten Bereich des Substrats 1 entfernt. Als Ätzmittel sind z.B. HF geeignet.

Durch thermische Oxidation wird SiO2 in einer Dicke von ca. 25 nm aufgewachsen. Auf dem Gebiet, das von der dritten isolierenden Struktur I3 umgeben wird, entsteht dadurch ein Ga-10 tedielektrikum Gd2 des Hochvolt-Transistors der Peripherie. Durch ein fotolithografisches Verfahren wird in dem Gebiet, das von der zweiten isolierenden Struktur I2 umgeben wird, SiO₂ mit z. B. HF durch isotropes Ätzen entfernt. Anschließend wird durch thermische Oxidation SiO_2 in einer Dicke von 15 ca. 7 nm im von der zweiten isolierenden Struktur I2 umschlossenen Gebiet aufgewachsen, wodurch ein Gatedielektrikum Gd1 des Transistors der Peripherie entsteht. Das Gatedielektrikum Gd2 des Hochvolt-Transistors der Peripherie wird dabei etwas dicker (s. Figur 4b und 4c). Zur Erzeugung einer zwei-20 ten Schicht L2 wird undotiertes Polysilizium in einer Dicke von ca. 100 nm abgeschieden (s. Figur 4a, b, c).

Mit Hilfe einer dritten Maske (nicht dargestellt), die im ersten Bereich des Substrats 1 streifenförmig ist, und deren 25 Streifen parallel zur y-Achse Y verlaufen und die Vertiefungen V bedecken, wird die zweite Schicht L2 mit z.B. HBr hochselektiv zu SiO2 geätzt, wobei die ONO-Schicht ONO als Ätzstop wirkt. Dabei entstehen aus der zweiten Schicht L2 Kontroll-Gateelektroden Gk, die parallel zur y-Achse Y verlau-30 fende Wortleitungen bilden. Mit Hilfe der dritten Maske wird die ONO-Schicht ONO mit z.B. HF strukturiert (s. Figur 5a). Dabei entstehen aus der ONO-Schicht ONO zweite Dielektrika D2 (s. Figur 5d). Ebenfalls mit Hilfe der dritten Maske werden eine Gateelektrode Gal des Transistors der Peripherie und ei-35 ne Gateelektrode Ga2 des Hochvolt-Transistors der Peripherie erzeugt (s. Figur 5b und c).

20

Um unter anderem die Gefahr von Kurzschlüssen zwischen Wortleitungen und dem Substrat 1 zu verkleinern, wird durch thermische Oxidation ein sogenanntes Postoxid P aufgewachsen (siehe Fig. 5a, b, c).

Anschließend werden durch maskierte Implantationen mit ndotierenden Ionen ca. 200 nm tiefe erste Teile LDD von Source/Drain-Gebieten S/D der Transistoren der Speicherzellen,

ca. 100 nm tiefe erste Teile LDD1 von Source/Drain-Gebieten
S/D1 des Transistors der Peripherie und ca. 100 nm tiefe erste Teile LDD2 von Source/Drain-Gebieten S/D2 des HochvoltTransistors der Peripherie erzeugt (s. Figur 5a,b,c). Die
Wortleitungen, die Gateelektrode Ga1 des Transistors der Peripherie und die Gateelektrode Ga2 des Hochvolt-Transistors
der Peripherie dienen als Maske und werden dabei implantiert.
Um in den Figuren nicht gezeigte Bereiche des Substrats 1 vor
der Implantation zu schützen, kann zusätzlich eine Fotolackmaske verwendet werden.

Die Dotierstoffkonzentration der ersten Teile LDD der Source/Drain-Gebiete S/D der Transistoren der Speicherzellen, der
ersten Teile LDD1 der Source/Drain-Gebiete S/D1 des Transistors der Peripherie und der ersten Teile LDD2 der Sour25 ce/Drain-Gebiete S/D2 des Hochvolt-Transistors der Peripheriebeträgt ca. 10¹⁸ cm⁻³. Diese ersten Teile LDD, LDD1, LDD2
entstehen also selbstjustiert bezüglich der Wortleitungen,
der Gateelektrode Ga1 des Transistors der Peripherie und der
Gateelektrode Ga2 des Hochvolt-Transistors der Peripherie.

30 Die ersten Teile LDD der Source/Drain-Gebiete S/D der Transistoren der Speicherzellen grenzen jeweils an eine von zwei
sich gegenüber liegenden Flanken der Vertiefungen V an und
reichen bis in einen Bereich der Böden der Vertiefungen V.

35 Zur Erzeugung von ersten Spacern Sp1, zweiten Spacern Sp2 und dritten Spacern Sp3 wird SiO₂ in einer Dicke von ca. 50 nm abgeschieden und rückgeätzt. Dadurch entstehen die ersten

THE PARTY OF THE P

BNSDOCID: <WO 9044238A1 L>

Spacer Sp1 entlang Flanken der Wortleitungen (s. Figur 6a), die zweiten Spacer Sp2 entlang Flanken der Gateelektrode Ga1 des Transistors der Peripherie und die dritten Spacer Sp3 entlang Flanken der Gateelektrode Ga2 des Hochvolt-

- Transistors der Peripherie (s. Figur 6a,b,c). Da beim Rückätzen das Postoxid P teilweise weggeätzt wird, wird zur Erzeugung eines Streuoxids (nicht dargestellt) in einem TEOS-Verfahren ca. 10nm SiO₂ abgeschieden.
- Anschließend wird ein Steg aus Fotolack F erzeugt, die Ränder der Gateelektrode Ga2 des Hochvolt-Transistors überlappt sowie einen sie umgebenden Bereich bedeckt, erzeugt (siehe Figur 6c).
- Durch Implantation mit n-dotierenden Ionen werden ca. 150nm 15 tiefe zweite Teile S/Dh der Source/Drain-Gebiete S/D der Transistoren der Speicherzellen, ca. 150 nm tiefe zweite Teile S/Dh1 der Source/Drain-Gebiete S/D1 des Transistors der Peripherie und ca. 150nm tiefe zweite Teile S/Dh2 der Source/Drain-Gebiete S/D2 des Hochvolt-Transistors der Peripherie 20 erzeugt. Dabei dienen die ersten Spacer Spl, die Wortleitungen, die zweiten Spacer Sp2, die Gateelektrode Gal des Transistors der Peripherie und der Steg aus Fotolack F ke. Die zweiten Teile S/Dh der Source/Drain-Gebiete S/D der Transistoren der Speicherzellen und die zweiten Teile S/Dh1 25 der Source/Drain-Gebiete S/D1 des Transistors der Peripherie entstehen also selbstjustiert (s. Figur 6a,b,c). Das Streuoxid und vom Steg aus Fotolack F nicht bedeckte Teile des Postoxids P werden mit z.B. HF entfernt. Der Steg aus Fo-30 tolack F wird entfernt.

Anschließend wird Titan in einer Dicke von ca. 30 nm abgeschieden. Durch Tempern wird eine selektive Silizierung durchgeführt, wodurch die Source/Drain-Gebiete S/D der Transistoren der Speicherzellen, die Source/Drain-Gebiete S/D1 des Transistors der Peripherie und Teile der Source/Drain-Gebiete S/D2 des Hochvolt-Transistors der Peripherie, die

nicht vom Postoxid P bedeckt sind, die Wortleitungen, die Gateelektrode Gal des Transistors der Peripherie und Teile der Gateelektrode Ga2 des Hochvolt-Transistors der Peripherie, die nicht vom Postoxid P bedeckt sind, mit leitenden Strukturen L versehen werden (s. Figur 6a,b,c). Übrigbleibendes Titan wird mit z.B. H2O2/NH3 entfernt.

Der erste Bereich des Substrats 1 ist der Bereich der Speicherzellen und der zweite Bereich ist der Bereich der Peripherie der Speicherzellenanordnung.

Die Speicherzellen sind in Blöcken zusammengefaßt. Zwei entlang der x-Achse X benachbarte erste isolierende Strukturen Il gehören zu verschiedenen Blöcken. Ein Source/Drain-Gebiet (S/D) von entlang der x-Achse X benachbarten Transistoren ist mit einem Bitleitungs-Kontakt K versehen. Acht entlang der x-Achse X benachbarte Transistoren der Speicherzellen sind einem der Blöcke zugeordnet, sind in Reihe geschaltet und bilden Teile von Bitleitungen (s. Figur 7a).

20

5

Jede Speicherzelle der hergestellten Speicherzellenanordnung umfaßt einen planaren Transistor, dessen Kanalgebiet Ka an einem Boden einer der Vertiefungen V ausgebildet ist. Keine Verbindungslinie zwischen zwei Source/Drain-Gebieten S/D des Transistors verläuft parallel zur y-Achse Y und zum Verlaufder Wortleitung. Der Stromfluß des Transistors verläuft parallel zur x-Achse X. Senkrecht zur y-Achse Y benachbarte Transistoren teilen sich ein gemeinsames Source/Drain-Gebiet S/D.

30

25

Es sind viele Variationen der Ausführungsbeispiele denkbar, die ebenfalls im Rahmen der Erfindung liegen. Insbesondere können die Abmessungen der beschriebenen Schichten, Vertiefungen, Masken, Spacer und Strukturen nach Belieben an die jeweiligen Erfordernisse angepaßt werden. Dasselbe gilt auch für die vorgeschlagenen Dotierstoffkonzentrationen.

WO 99/44238 PCT/DE99/00417

22

Es kann auch eine von acht verschiedene Zahl, z.B. sechzehn, von entlang der x-Achse X benachbarten Transistoren der Speicherzellen einem Block zugeordnet werden, die in Reihe geschaltet und bilden Teile von Bitleitungen sind. In diesem Fall wird die zur x-Achse X parallele Abmessung der ersten isolierenden Struktur so angepaßt, daß diese Transistoren an sie angrenzen.

5

Durch geringfügige Veränderung des Ausführungsbeispiels läßt sich eine elektrisch programmierbare Speicherzellenanordnung 10 herstellen, bei der die entlang der y-Achse Y* benachbarten Transistoren parallel zueinander geschaltet sind. Dazu werden Bitleitungen erzeugt, die über Kontakte K* mit jeweils einem Source/Drain-Gebiet S/D* von jedem Transistor verbunden werden (s. Figur 7b). Zur x-Achse X* parallele Abmessungen der 15 ersten isolierenden Strukturen I1* betragen z.B. 1000 nm, wenn zwischen entlang der x-Achse X* benachbarte erste isolierende Strukturen I1* ein gemeinsames Source/Drain-Gebiet S/D* von entlang der y-Achse Y* benachbarten Transistoren angeordnet ist und die benachbarten Transistoren bezüglich der 20 y-Achse Y* achsensymmetrisch zueinander sind.

Patentansprüche

- 1. Elektrisch programmierbare Speicherzellenanordnung,
- 5 bei der in einem Substrat (1) Speicherzellen angeordnet sind, die jeweils einen planaren Transistor umfassen,
 - bei der an mindestens einem Teil eines Bodens einer Vertiefung (V) ein Kanalgebiet (Ka) des Transistors im Substrat (1) angeordnet ist,
- 10 bei der der Boden der Vertiefung (V) im Bereich des Kanalgebiets (Ka) mit einem ersten Dielektrikum (D1) versehen ist,
 - bei der ein zu einer Oberfläche (O) des Substrats (1) paralleler Querschnitt durch das Kanalgebiet (Ka) zwei Source/Drain-Gebiete (S/D) des Transistors schneidet,
 - bei der eine Floating-Gateelektrode (Gf) des Transistors an das erste Dielektrikum (D1) angrenzt und teilweise an mindestens zwei sich gegenüberliegenden Flanken der Vertiefung (V) angeordnet ist, und die Vertiefung (V) durch die Floating-Gateelektrode (Gf) verengt aber nicht ausgefüllt ist,
 - bei der über der Floating-Gateelektrode (Gf) eine Kontroll-Gateelektrode (Gk) angeordnet ist, die durch ein zweites Dielektrikum (D2) von der Floating-Gateelektrode (Gf) isoliert ist,
- 25 bei der die zwei Source/Drain-Gebiete (S/D) an die zwei Flanken der Vertiefung (V) angrenzen,
 - bei der zur Vermeidung einer Kapazität zwischen den Source/Drain-Gebieten (S/D) und der Floating-Gateelektrode (Gf)
 die zwei Flanken der Vertiefung (V) mit einer Isolation (I)
 versehen sind, und jene Teile der Floating-Gateelektrode
 (Gf), die an den zwei Flanken der Vertiefung (V) angeordnet
 sind, an die Isolation (I), angrenzen.
 - 2. Speicherzellenanordnung nach Anspruch 1,
- 35 bei der keine Verbindungslinie zwischen den zwei Source/Drain-Gebieten (S/D) parallel zum Verlauf einer Wortlei-

BNSDOCID: <WO____9944238A1_L>

15

20

30

_0944238A1_L

tung ist, die elektrisch mit der Kontroll-Gateelektrode (Gk) verbunden ist.

- 3. Speicherzellenanordnung nach Anspruch 1 oder 2,
- bei der die Vertiefung (V) zwischen zwei isolierenden Strukturen (I1) angeordnet ist, die zwei weitere Flanken der Vertiefung (V) bilden, an die die Floating-Gateelektrode (Gf) ebenfalls angrenzt.
- 10 4. Speicherzellenanordnung nach einem der Ansprüche 1 bis 3,
 - bei der die Floating-Gateelektrode (Gf) nicht aus der Vertiefung (V) herausragt.
 - 5. Speicherzellenanordnung nach einem der Ansprüche 1 bis 4,
- bei der die zwei Source/Drain-Gebiete (S/D) jeweils einen ersten Teil (LDD), der an eine der zwei Flanken der Vertiefung (V) und an das Kanalgebiet (Ka) angrenzt, und einen zweiten Teil (S/Dh), der höher als der erste Teil (LDD) dotiert ist und an ihn angrenzt, umfassen.

20

- 6. Speicherzellenanordnung nach einem der Ansprüche 1 bis 5,
- bei der quer zur Wortleitung zueinander benachbarte Transistoren in Reihe geschaltet sind und eine Bitleitung bilden
- bei der jeweils zwei der quer zur Wortleitung zueinander 25 benachbarten Transistoren ein gemeinsames Source/Drain-Gebiet (S/D) aufweisen.
 - 7. Speicherzellenanordnung nach einem der Ansprüche 1 bis 6,
- bei der die quer zur Wortleitung zueinander benachbarten

 Transistoren parallel zueinander geschaltet sind, und jeweils eines ihrer Source/Drain-Gebiete (S/D) mit der Bitleitung verbunden ist,
 - bei der jeweils zwei der quer zur Wortleitung zueinander benachbarten Transistoren ein gemeinsames Source/Drain-Gebiet (S/D) aufweisen.

- 8. Speicherzellenanordnung nach einem der Ansprüche 1 bis 7,
- bei der in dem Substrat (1) eine Peripherie der Speicherzellenanordnung angeordnet ist, die planare Transistoren und/oder planare Hochvolt-Transistoren umfaßt.

10

- 9. Verfahren zur Herstellung einer elektrisch programmierbaren Speicherzellenanordnung,
- bei dem in einem Substrat (1) eine Vertiefung (V) erzeugt wird, deren Boden mindestens teilweise mit einem ersten Dielektrikum (D1) versehen wird,
- bei dem in dem Substrat (1) ein Kanalgebiet (Ka) eines einer Speicherzelle zugeordneten planaren Transistors erzeugt wird, das an das erste Dielektrikum (D1) angrenzt,
- bei dem zwei Source/Drain-Gebiete (S/D) des Transistors so durch Implantation einer Oberfläche (O) des Substrats (1) 15 gebildet werden, daß sie an zwei sich gegenüberliegenden Flanken der Vertiefung (V) angrenzen und daß ein zu einer Oberfläche (O) des Substrats (1) paralleler Querschnitt durch das Kanalgebiet (Ka) die Source/Drain-Gebiete (S/D) schneidet, 20
 - bei dem die zwei Flanken der Vertiefung (V) mit einer Isolation (I) versehen werden,
- bei dem die Vertiefung (V) durch Aufbringen einer leitenden ersten Schicht (L1) verengt aber nicht ausgefüllt wird, und durch Strukturierung der leitenden ersten Schicht (L1) eine 25 Floating-Gateelektrode (Gf) des Transistors erzeugt wird, wodurch die Floating-Gateelektrode (Gf) an das erste Dielektrikum (D1) und an die Isolation (I), die die Ausbildung einer Kapazität zwischen der Floating-Gateelektrode (Gf) und den Source/Drain-Gebieten (S/D) verhindert, angrenzt,
 - bei dem über der Floating-Gateelektrode (Gf) ein zweites Dielektrikum (D2) und über das zweite Dielektrikum (D2) eine Kontroll-Gateelektrode (Gk) erzeugt werden.
- 10. Verfahren nach Anspruch 9, 35

- bei dem eine Wortleitung so erzeugt wird, daß sie mit der Kontroll-Gateelektrode (Gk) elektrisch verbunden ist, und

BNSDOCID: <WO

keine Verbindungslinie zwischen den zwei Source/Drain-Gebieten (S/D) parallel zum Verlauf der Wortleitung ist.

- 11. Verfahren nach Anspruch 9 oder 10,
- 5 bei dem die Vertiefung (V) zwischen zwei ersten isolierenden Strukturen (I1) erzeugt wird, die zwei weitere Flanken der Vertiefung (V) bilden,
 - bei dem die Floating-Gateelektrode (Gf) so strukturiert wird, daß sie auch an die ersten isolierenden Strukturen (I1) und damit an mindestens vier Flanken der Vertiefung (V) angrenzt.
 - 12. Verfahren nach einem der Ansprüche 9 bis 11,
- bei dem nach Erzeugung der leitenden ersten Schicht (L1)
 zur Erzeugung der Floating-Gateelektrode (Gf) Planarisierungs-Material abgeschieden und planarisiert wird, bis außerhalb der Vertiefung (V) befindliche Teile der leitenden ersten Schicht (L1) freigelegt werden,
- bei dem planarisiert wird, bis die außerhalb der Vertiefung
 (V) befindlichen Teile der leitenden ersten Schicht (L1)
 entfernt werden, wodurch die Floating-Gateelektrode (Gf)
 entsteht, die aus der Vertiefung (V) nicht herausragt.
 - 13. Verfahren nach einem der Ansprüche 9 bis 12,
- 25 bei dem für die zwei Source/Drain-Gebiete (S/D) jeweils ein erster Teil (LDD) erzeugt wird, der an eine der zwei Flanken der Vertiefung (V) und an das Kanalgebiet (Ka) angrenzt,
- bei dem nach Erzeugung der Wortleitung Material abgeschieden und rückgeätzt wird, wodurch entlang Flanken der Wortleitung Spacer (Sp1) entstehen,
 - bei dem für die zwei Source/Drain-Gebiete (S/D) durch Implantation mit Hilfe der Spacer (Sp1) als Maske jeweils ein zweiter Teil (S/Dh) erzeugt wird, der höher als der erste Teil (LDD) dotiert ist und an ihn angrenzt.

20

9944238A1_l_>


- 14. Verfahren nach einem der Ansprüche 9 bis 13,
- bei dem zwischen zwei quer zur Wortleitung zueinander benachbarten Vertiefungen (V) ein gemeinsames Source/Drain-Gebiet (S/D) zweier Transistoren erzeugt wird,
- bei dem eine Bitleitung durch quer zur Wortleitung zueinan-5 der benachbarte in Reihe geschaltete Transistoren gebildet wird.
 - 15. Verfahren nach einem der Ansprüche 9 bis 13,
- bei dem zwischen zwei quer zur Wortleitung zueinander be-10 nachbarten Vertiefungen (V) ein gemeinsames Source/Drain-Gebiet (S/D) zweier Transistoren erzeugt wird,
 - bei dem eine Bitleitung erzeugt wird, die mit jeweils einem Source/Drain-Gebiet (S/D) von quer zur Wortleitung zueinander benachbarten Transistoren verbunden wird.
 - 16. Verfahren nach einem der Ansprüche 9 bis 15,
 - bei dem in dem Substrat (1) zusammen mit den ersten isolierenden Strukturen (I1) mindestens eine zweite isolierende Struktur (I2) eines planaren Transistors einer Peripherie der Speicherzellenanordnung und/oder eine dritte isolieren
 - de Struktur (I3) eines planaren Hochvolt-Transistors der Peripherie erzeugt werden,
- bei dem vor Erzeugung der Kontroll-Gateelektrode (Gk) ein Gatedielektrikum (Gd1) des Transistors der Peripherie und 25 ein Gatedielektrikum (Gd2) des Hochvolt-Transistors der Peripherie erzeugt werden,
 - bei dem eine zweite Schicht (L2) aufgebracht und strukturiert wird, wodurch die Kontroll-Gateelektrode (Gk), die
- Teil der Wortleitung ist, eine Gateelektrode (Gal) des 30 Transistors der Peripherie und eine Gateelektrode (Ga2) des Hochvolt-Transistors der Peripherie entstehen,
 - bei dem die ersten Teile (LDD) der zwei Source/Drain-Gebiete (S/D) des Transistors der Speicherzelle, erste Tei-
- le (LDD1) von Source/Drain-Gebieten (S/D1) des Transistors 35 der Peripherie und erste Teile (LDD2) von Source/Drain-Gebieten (S/D2) des Hochvolt-Transistors der Peripherie


durch Implantation erzeugt werden, wobei die Wortleitung, die Gateelektrode (Ga1) des Transistors der Peripherie und die Gateelektrode (Ga2) des Hochvolt-Transistors der Peripherie als Masken wirken,


- 5 bei dem zusammen mit den Spacern (Sp1) weitere Spacer (Sp2) an Flanken der Gateelektrode des Transistors der Peripherie (Ga1) erzeugt werden,
- bei dem zusammen mit den zweiten Teilen (S/Dh) der zwei Source/Drain-Gebiete (S/D) des Transistors der Speicherzelle zweite Teile (S/Dh1) der Source/Drain-Gebiete (S/D1) des Transistors der Peripherie und zweite Teile (S/Dh2) der Source/Drain-Gebiete (S/D2) des Hochvolt-Transistors der Peripherie erzeugt werden, wobei mindestens die Spacer (Sp1) und die weiteren Spacer (Sp2) als Maske wirken.


BNSDCCID. <WO 9944238A1 __>

PCT/DE99/00417












BNSDOCID: <WO______ 8944238A1_L >

WO 99/44238









BNSDOCID: WO_____9944238A1 | >

WO 99/44238 PCT/DE99/00417










FIG 5b


BNSDOCID: <WO_____9944238A1_I_>

多加拉特 被处理


4/6 FIG 5c









PCT/DE99/00417






BNSDOCID: <WO_____9944238A1_I_>

A Paris Control of the Control of th





BNSDOCID: <WO_____9944238A1_J >

INTERNATIONAL SEARCH REPORT

In. utional Application No PCT/DE 99/00417

		FC1/0E 33/	00417		
A. CLASSIF	HO1L27/115 HO1L21/8247 HO1L29/	788 G11C16/04			
•					
ccording to	International Patent Classification (IPC) or to both national classification	cation and IFC			
. FIELDS	SEARCHED . cumentation searched (classification system followed by classifica	tion symbols)	· · · · · · · · · · · · · · · · · · ·		
linimum dor [PC 6	HOIL GIIC				
ocumentati	ion searched other than minimum documentation to the extent that	such documents are included in the fields sea	arched		
lectronic da	ata base consulted during the international search (name of data b	pase and, where practical, search terms used)			
	ENTS CONSIDERED TO BE RELEVANT	rolovent passages	Relevant to claim No.		
Category *	Citation of document, with indication, where appropriate, of the r	eleval i passages			
X	US 4 979 004 A (ESQUIVEL AGERICO 18 December 1990 (1990-12-18)	O L ET AL)	1-3,6,7, 9,10,14, 15		
Υ	column 4, line 16 - column 8, figures 1-7I	4,8,11, 12			
Y	EP 0 562 307 A (IBM) 29 September 1993 (1993-09-29)		4,11,12		
A	page 5, column 5, line 22 - pa column 12, line 43; figures 2-1	ge 8, 2	1-3,6,7, 9,10,14, 15		
Y	PATENT ABSTRACTS OF JAPAN vol. 016, no. 465 (E-1270), 28 September 1992 (1992-09-28) & JP 04 164372 A (TOSHIBA CORP;	OTHERS:	8		
A	01), 10 June 1992 (1992-06-10) abstract		1,9,16		
		-/			
X Fu	rther documents are listed in the continuation of box C.	Patent family members are listed	in annex.		
"A" docum	categories of cited documents: nent defining the general state of the art which is not idered to be of particular relevance.	"T" later document published after the int or priority date and not in conflict with cited to understand the principle or the invention	une application but		
"E" earlier document but published on or after the international "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone					
whice citati	in is cited to establish the publication date of another ion or other special reason (as specified) ment referring to an oral disclosure, use, exhibition or ir means	"Y" document of particular relevance; the cannot be considered to involve an document is combined with one or in ments, such combination being obvi	nventive step when the nore other such docu-		
"P" docur	r means ment published prior to the international filing date but than the priority date claimed	in the art. "&" document member of the same pater			
Date of th	e actual completion of the international search	Date of maiting of the international s	earch report		
	7 July 1999	15/07/1999			
Name an	d mailing address of the ISA European Patent Office, P.B. 5818 Patentiaan 2	Authorized officer			
	NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Albrecht, C			

Form PCT/ISA/210 (second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT

In ational Application No
PCT/DE 99/00417

0.10		PCT/DE 99/00417
Category :	ation) DOCUMENTS CONSIDERED TO BE RELEVANT	
Calegory ·	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to daim No.
Α	US 5 486 714 A (HONG GARY) 23 January 1996 (1996-01-23) cited in the application abstract	1,5,9,13
A	PATENT ABSTRACTS OF JAPAN vol. 015, no. 106 (E-1044), 13 March 1991 (1991-03-13) & JP 02 310971 A (NEC CORP), 26 December 1990 (1990-12-26) abstract	5
A	WO 97 36332 A (PHILIPS ELECTRONICS NV; PHILIPS NORDEN AB (SE)) 2 October 1997 (1997-10-02) abstract	8,16
<u> </u>		

Form PCT/ISA/210 (continuation of second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT

Information on patent family members

Int .tional Application No
PCT/DE 99/00417

The Care City

Patent document cited in search report		Publication date	Patent family member(s)		Publication date	
-	US 4979004	.· A	18-12-1990	US 505 JP 200	5490 A 3839 A 5487 A 8063 B	03-09-1991 01-10-1991 10-01-1990 02-04-1998
	EP 0562307	A	29-09-1993	JP 256 JP 608	5142 A 66716 B 85274 A 67635 A	24-05-1994 25-12-1996 25-03-1994 22-10-1996
	JP 04164372	Α	10-06-1992	NONE		
-	US 5486714	Α	23-01-1996	US 542	29970 A	04-07-1995
	JP 02310971	Α	26-12-1990	JP 280	06552 B	30-09-1998
	WO 9736332	A	02-10-1997	EP 082	93414 A 27634 A 79990 A	16-09-1998 11-03-1998 09-03-1999

INTERNATIONALER RECHERCHENBERICHT

tionales Aktenzeichen PCT/DE 99/00417

KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES °K 6 H01L27/115 H01L21/8247 H01L29/788 G11C16/04 Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK B. RECHERCHIERTE GEBIETE Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole) IPK 6 HO1L G11C Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen Während der Internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe) C. ALS WESENTLICH ANGESEHENE UNTERLAGEN Kategorie* Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile Betr. Anspruch Nr. X US 4 979 004 A (ESQUIVEL AGERICO L ET AL) 1-3,6,7,18. Dezember 1990 (1990-12-18) 9,10,14, 15 Υ Spalte 4, Zeile 16 - Spalte 8, Zeile 14: 4,8,11, Abbildungen 1-7I 12 Υ EP 0 562 307 A (IBM) 4,11,12 29. September 1993 (1993-09-29) Α Seite 5, Spalte 5, Zeile 22 - Seite 8, 1-3,6,7,Spalte 12, Zeile 43; Abbildungen 2-12 9,10,14, 15 Y PATENT ABSTRACTS OF JAPAN vol. 016, no. 465 (E-1270). 28. September 1992 (1992-09-28) & JP 04 164372 A (TOSHIBA CORP; OTHERS: 01), 10. Juni 1992 (1992-06-10) Zusammenfassung 1,9,16 Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu X Siehe Anhang Patentfamilie entnehmen Besondere Kategorien von angegebenen Veröffentlichungen T Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der "A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist Erfindung zugrundeliegenden Prinzips oder der Ihr zugrundeliegenden Theorie angegeben ist "E" ätterea Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist "X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden "L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft er-scheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden Veröffentlichung von besonderer Bedeutung; die beanspruchte Erlindung kann nicht als auf erlinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann nahellegend ist soll oder die aus einem anderen besonderen Grund angegeben ist (wie "O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht "P" Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach "&" Veröffentlichung, die Mitglied derselben Patentfamilie ist dem beanspruchten Prioritätsdatum veröffentlicht worden ist Datum des Abschlusses der internationalen Recherche Absendedatum des internationalen Recherchenberichts 7. Juli 1999 15/07/1999 Name und Postanschrift der Internationalen Recherchenbehörde Bevolknächtigter Bediensteter Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,

Formblatt PCT/ISA/210 (Blatt 2) (Juli 1992)

Fax: (+31-70) 340-3016

Albrecht, C

BNSDOCID: <WO

INTERNATIONALER RECHERCHENBERICHT

PCT/DE 99/00417

ategone"	ang) ALS WESENTLICH ANGESEHENE UNTERLAGEN Bezeichnung der Veröffentlichung, soweit erlorderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.	
aregune	DECEMBER SELECTION OF SELECTION		
1	US 5 486 714 A (HONG GARY) 23. Januar 1996 (1996-01-23) in der Anmeldung erwähnt Zusammenfassung	1,5,9,13	
	PATENT ABSTRACTS OF JAPAN vol. 015, no. 106 (E-1044), 13. März 1991 (1991-03-13) & JP 02 310971 A (NEC CORP), 26. Dezember 1990 (1990-12-26) Zusammenfassung	5	
\	WO 97 36332 A (PHILIPS ELECTRONICS NV; PHILIPS NORDEN AB (SE)) 2. Oktober 1997 (1997-10-02) Zusammenfassung	8,16	
	·		
	·		
	**	ur ur umretumer	
	· .		
٠			

THIS PAGE BLANK (USPTO)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS

	A 70.70	DECE		4 TO T TO	CODY
IMAGES	AKE	RESI	AVAII	LABLE	COPY.

☐ LINES OR MARKS ON ORIGINAL DOCUMENT

☐ GRAY SCALE DOCUMENTS

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

TREFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

THIS PAGE BLANK (USPTO)